Effiziente Generierung von Zustandsautomaten mit integriertem Datenpfad aus taktgebundenen VHDL-Verhaltensbeschreibungen

Abstract

Die Entwicklung immer komplexerer und grösserer Schaltungen sowie die Forderung nach kürzeren Entwicklungszyklen zwingt den Entwickler neue, effiziente Wege zu suchen. Eine dieser Wege ist, Schaltkreise auf höheren Abstraktionsebene zu beschreiben. Wünschenswert wäre, wenn die Beschreibung auf höheren Abstraktionsebene automatisch auf die Physikalische Ebene synthetisiert würde. Die vorliegende Arbeit beschreibt ein neues Verfahren einer automatischen Generierung von Zustandsautomaten (FSM’s) mit integriertem Datenpfad (DP) aus taktgebundenen VHDL-Verhaltensbeschreibungen auf algorithmischer Ebene. Die FSM mit integriertem DP entspricht einer Verhaltensbeschreibung auf RT-Ebene und kann effizient durch kommerziell verfügbare Werkzeuge weiter synthetisiert werden. Dieses Verfahren kann insbesondere für Datenübertragungs(DFÜ)-Schaltungen und Protokoll-Logik eingesetzt werden.